記事 ID: 000085145 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/03/11

Quartus® II ソフトウェア 12.0 以降で再生成する際に、PLL のメガファンクションに出力クロックが見つからないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • PLL 数
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェアのバージョン 12.0 が変更されたため、Quartus® II ソフトウェア・バージョン 11.1 SP2 以前で作成されたAltera PLL (altera_pll) メガファンクションを再生成すると、出力クロックの一部が欠落しているバリエーション・ファイルが生じる可能性があります。メガファンクションが MegaWizard™ プラグイン・マネージャー GUI または qmwizwiz コマンドラインを使用して再生成されたかどうかに関係なく生じる場合があります。この問題は、Stratix® V、Arria® V、Cyclone® V デバイスを対象としたデザインを含む、Altera PLL メガファンクションを使用しているすべてのデザインに影響を与える可能性があります。

    例えば、Quartus® II ソフトウェア・バージョン 11.1 SP2 で生成された STRATIX V Altera PLL のメガファンクションがあり、Quartus® II ソフトウェア・バージョン 12.0 で PLL を再生成しようとすると、メガファンクションのコンフィグレーション設定が失われ、単一のクロック出力に戻る可能性があります。

    Quartus® II ソフトウェア・バージョン 12.0 のAltera PLL メガファンクション・パラメーターは、インテル® Quartus® II ソフトウェア・バージョン 11.1 SP2 以前のパラメーターとは異なります。したがって、メガファンクションはバージョン間で互換性がありません。

    解決方法 この変更を回避するには、デザインに PLL の新しいメガファンクションを作成します。Quartus® II ソフトウェア・バージョン 12.1 以降には、以前のバージョンのAltera PLL メガファンクションに互換性がないことを警告する警告が含まれています。

    関連製品

    本記事の適用対象: 14 製品

    Stratix® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Arria® V GX FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Stratix® V GS FPGA
    Cyclone® V GT FPGA
    Stratix® V GT FPGA
    Cyclone® V E FPGA
    Cyclone® V GX FPGA
    Arria® V GT FPGA
    Stratix® V E FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。