記事 ID: 000085128 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/08/17

Stratix IV GX/GT、HardCopy IV GX、およびArria II GX/GZ デバイスで CMU PLL リコンフィグレーション後にトランシーバー CMU PLL がロックされない場合がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。トランシーバー CMU PLL は、次の特定のコーナーケースで、IV GX/GT、HardCopy® IV GX、Arria® および CMU PLL ダイナミック・コンフィグレーション後に II GX/GZ デバイスStratix®ロックできない場合があります。

  • 非専用 REFCLK ピンを使用して CMU PLL をクロック
    • ITB ライン経由のトランシーバー・ブロックの外側からの REFCLK ピン
    • 左 / 右の CPLL からのクロック出力ポート (PLL カスケード)
    • GCLK ネットワークを介した専用 CLK 入力ピン

そして

  • ALTGX_RECONFIG MegaWizard® reconfig_mode_sel ポートを固定値の 3'b100 (CMU PLL リコンフィグレーション・モード) にハード配線します。

この問題はシミュレーションでは発生しません。

この問題は、Quartus® II 10.1 以降のすべての Quartus® II ソフトウェアのバージョンに存在します。

この問題を解決するには、Quartus® II ソフトウェア・バージョン 10-1-SP1 をインストールし、ALTGX_RECONFIG Megawizard コンポーネントを再生成する必要があります。

関連製品

本記事の適用対象: 5 製品

HardCopy™ IV GX ASIC デバイス
Arria® II GZ FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。