記事 ID: 000085061 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/06/29

Stratix V、Arria V、Cyclone V トランシーバー・デバイスのシミュレーションで、リコンフィグレーション・コントローラーとトランシーバーの PHY の間のreconfig_to_xcvr / reconfig_from_xcvr バスに X が表示されるのはなぜですか?

環境

  • シミュレーション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    X は、Stratix® V、Arria® V、およびCyclone® V トランシーバー・デバイスのシミュレーションにおいて、リコンフィグレーション・コントローラーとトランシーバー PHY 間のreconfig_to_xcvrおよびreconfig_from_xcvrバスの一部のビットに表示されます。これらのビットは今後の使用のために予約されています。また、安全に無視してもかまいません。

    reconfig_to_xcvrまたはreconfig_from_xcvrラインがすべて X を表示している場合、これは正常ではありません。また、リコンフィグレーション・コントローラーとトランシーバー PHY の間の接続、および正しい動作を確実にするためにクロックとリセットを確認する必要があります。

    関連製品

    本記事の適用対象: 10 製品

    Cyclone® V GX FPGA
    Cyclone® V SX SoC FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Cyclone® V GT FPGA
    Arria® V SX SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。