記事 ID: 000085054 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/09/28

PCI Express のハード IP 上の CRA ポートのアドレス指定が不正なのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    PCI Express* 向け Avalon®-MM ハード IP 上の CRA ポートの Qsys アドレス変換®VHDL を生成言語として使用する場合、不正です。

    この問題は Verilog HDL を使用する場合には発生しません。

    解決方法

    VHDL でこの問題を回避するには、生成された VHDL ファイルを手動で編集します。

    Qsys .vhd ファイルを開き、コンポーネントを識別 altpcie_< device family>_hip_avmm_hwtcl します。

    次の設定からラインを変更します。
    CraAddress_i         : in  std_logic_vector(11 downto 0)

    宛先
    CraAddress_i         : in  std_logic_vector(13 downto 2)

    この問題は、今後の Quartus® II ソフトウェアで修正される予定です。

    関連記事

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。