記事 ID: 000084772 コンテンツタイプ: エラーメッセージ 最終改訂日: 2015/04/22

エラー (177021): 外部クロック・ドライバー <altclkctrl instance="" name=""> sd1 が double reg のENA_REGISTER_MODE設定を持つことはできません</altclkctrl>

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • ALTCLKCTRL インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    このエラーメッセージは、Quartus® II ソフトウェアで、外部パスと 'ena' ポートに設定された ALTCLKCTRL メガファンクションを使用すると表示されます。これは、Stratix® V、Arria® V、Cyclone® V の各デバイスファミリーに影響します。

    「ena」ポートをどのように登録するかに関してサポートされている唯一の法的設定は、「入力クロックの立ち下がりエッジ」です。しかし、バージョン 13.0 SP1 までの Quartus® II ソフトウェアのバグにより、ALTCLKCTRL メガファンクションでこのオプションを使用すると、デザインのコンパイル中に以下のエラーが表示されます。

    エラー (15845): クロック・イネーブル・ブロック "<altclkctrl インスタンス名> sd1" のパラメーター ena_register_modeに不正な値「立ち下がりエッジ」があり、ena 入力が使用される場合、値はダブルレジスターでなければならず、クロックタイプは「外部クロック出力」です。

    解決方法

    影響を受けるデバイスファミリーで、外部パスと \'ena\' ポートに ALTCLKCTRL メガファンクションセットを使用する必要がある場合は、mySupport に連絡し、回避策として以下のリファレンス番号を提供してください: rd08082013_561.

    この問題は、インテル® Quartus® 13.1 で修正されています。

    関連製品

    本記事の適用対象: 15 製品

    Cyclone® V SX SoC FPGA
    Stratix® V E FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。