記事 ID: 000084739 コンテンツタイプ: エラーメッセージ 最終改訂日: 2014/04/30

警告 (12283): トランシーバー refclk clk 700 ピンのアサインメント・INPUT_TERMINATIONはサポートされていません。

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 Arria® V では、Cyclone® V および Stratix® V デバイスでは、INPUT_TERMINATIONアサインメントをトランシーバー・ピンに使用できません。
解決方法

ピンのINPUT_TERMINATIONを \'Transceiver Dedicated Refclk Pin Termination\' に変更し、適切な Quartus® Settings File(QSF) アサインメントを選択します。
これらの割り当ての使用方法の詳細については、Altera・トランシーバー PHY IP コア・ユーザーガイドを参照してください。

例として、オプションのDC_COUPLING_INTERNAL_100_OHMを使用すると、.qsf ファイルは以下のように表示されます。

set_instance_assignment -name XCVR_REFCLK_PIN_TERMINATION DC_COUPLING_EXTERNAL_100_OHMS -to

関連記事

関連製品

本記事の適用対象: 12 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。