記事 ID: 000084672 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

ソフト IP PCIe* コアが、Avalon®-MM メモリーの読み取り要求を PCIe* バスに送信しないのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
    PCI Express* 用 IP_Compiler
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

SOPC Builder によって生成された Soft IP PCIe* のバグにより、コアはメモリー読み取り要求 (MRD) を PCIe* バスに送信しない場合がありますが、Avalon®-MM インターフェイスで正しく表示されることがあります。

この問題は、Avalon®-ST インターフェイスまたはハード IP PCIe* コアのソフト IP には影響しません。

Quartus® II ソフトウェア・バージョン 10.1 を使用している場合は、次のパッチをダウンロードしてインストールしてこの問題を解決できます。

現在のところ、インテル® Quartus® II ソフトウェアの以前のバージョンの回避策はありません。以前のバージョンの Quartus® II ツールを使用している場合は® Quartus® II バージョン 11.0 ソフトウェアに移行することをお勧めします。

関連製品

本記事の適用対象: 7 製品

Stratix® IV GT FPGA
Stratix® II GX FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Stratix® GX FPGA
Cyclone® IV GX FPGA
Arria® GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。