記事 ID: 000084658 コンテンツタイプ: トラブルシューティング 最終改訂日: 2016/06/02

Gen3 からのダウントレーニング時に PCI Express コンフィグレーション・スペース・レジスター・プログラミングのArria 10 ハード IP が失われるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    速度を Gen3 から Gen1 または Gen2 に変更する際に PCI Express®のArria® 10 ハード IP に対して、驚きのリンクダウン (SLD) イベントが発生する場合があります。このイベントは、Arria 10 PCIe® ハード IP コアが Gen3 モードでのみ構成されている場合に発生します。 SLD イベントが発生すると、リンクは Detect ステートにアクセスして再トレーニングします。リンクが L0 に達した後で PCIe バスを再列挙する必要があります。発生率が低い。

    解決方法 この問題は、今後のインテル® Quartus® Prime 開発ソフトウェアのリリースで解決される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。