記事 ID: 000084381 コンテンツタイプ: トラブルシューティング 最終改訂日: 2011/11/18

UniPHY 外部メモリー・インターフェイスの NativeLink シミュレーションが VHDL 出力に失敗する

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • シミュレーション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    DDR2 および DDR3 SDRAM コントローラーに VHDL 出力を指定する場合 UniPHY 搭載、UniPHY 搭載 QDR II および QDR II SRAM コントローラー、 または UniPHY を搭載した RLDRAM II コントローラーで、シミュレーションを試みます NativeLink を使用している場合、NativeLink は失敗し、見つからないと報告します。 vho ファイル.vho in > を選択します。

    解決方法

    この問題の回避策は、以下の目的で NativeLink を使用しないことです。 VHDL デザインのシミュレーションを含みますが、代わりに手動でシミュレーションを設定します。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。