バージョン 2.2 SP1 より前のバージョン:
EPLL と FPLL の両方の VCO 範囲は 300 ~ 1000MHz に設定され、シリコン特性評価は保留中です。
インテル® Quartus® II ソフトウェア・バージョン 2.2 SP1 で PLL タイミングをStratixするために、以下の変更が行われました。
強化された PLL (EPLL) の場合:
インテル® Quartus® II ソフトウェア・バージョン 2.2 SP1 では、-5 および -6 スピードグレードのStratix・デバイス・ファミリー・データシートで指定されているとおり、300 ~ 800MHz の VCO 範囲を強制します。-7 スピードグレードの VCO 範囲は 300 ~ 600 MHz です。
高速 PLL (FPLL) の場合:
インテル® Quartus® II ソフトウェア・バージョン 2.2 SP1 は、FPLL を一般的な目的で使用する場合、引き続き 300~1000 MHz の VCO 範囲をサポートします。VCO 範囲が広いほど、Quartus で乗算と分割係数を選択する際の柔軟性が向上します。ソース同期モードで FPLL を使用しても、VCO 周波数範囲はデータシートの 300 ~ 840 MHz の仕様とは変わりません。
Stratix・デバイス・ファミリーのデータシートは、-5,-6 および -7 スピードグレード・デバイスの新しい仕様を反映して更新されます。
影響を受けるデザインの回避策:
- インテル® Quartus® II ソフトウェア・バージョン 2.2 SP1 は、FPLL 向けに 300~1000 MHz の VCO 範囲をサポートしているため、可能であれば、ALTPLL メガウィザードの 1 ページにある「高速 PLL を使用」チェックボックスをオンにして、PLL を FPLL に移植することができます。デザインで EPLL のみで使用可能な専用の外部クロック出力を使用する必要がある場合、これは不可能な場合があります。
また、PLL がクロック・スイッチオーバー、プログラマブル帯域幅、PLL リコンフィグレーション、スペクトラム拡散などの EPLL 固有の機能を使用している場合、またはクロック入力 / 出力ピンがデザイン内でロックダウンされている場合は、上記を満たすことはできません。
- もう 1 つの回避策は、出力周波数を 2 つ以上の EPLL で分割することです。
例：
EPLL への Inclk = 33.3333 MHz、66.6666 MHz、100 MHz および 166.66 MHz で希望の出力。 これらの出力周波数の LCM は 999.9Mhz であり、適合しません。
上記の組み合わせの場合:
Quartus® II バージョン 2.2 - 入力 / 出力周波数の組み合わせを満たします。
Quartus® II バージョン 2.2 SP1 - 以下に示すように、出力クロック周波数を満たすことができず、提供できません。
- 66.666 MHz、111.11 MHz、166.66 MHz (333 MHz の VCO) または
- 62.5 MHz、100.00 MHz、166.66 MHz (500 MHz の VCO)
上記の例では、100 MHz 出力は、66.66 MHz および 166.66 MHz の出力とは別の別の EPLL に移動できます。