記事 ID: 000084312 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/03/26

DSP ブロックのマージが発生しないのはなぜですか。

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Cyclone® V、Arria® V、および Stratix® V デバイスファミリーを使用している場合、Quartus® II ソフトウェアは独立した乗算器を 1 つまたは 2 つの DSP ブロックにマージしない場合があります。

例えば：

3 つの 9x9 乗算器は、1 つの DSP ブロックにマージされるのではなく、3 つの DSP ブロックに収まります。

2つの独立した16x16乗算器は、1つのDSPブロックにマージされるのではなく、2つのDSPブロックに収まります。

3つの独立した18x18乗算器は、2つのDSPブロックにマージされるのではなく、3つのDSPブロックに収まります。

解決方法

独立した乗算器のマージは、Quartus® II ソフトウェアがデバイス上または LogicLock リージョン内の DSP ブロックの不足を検出すると自動的に有効になります。

関連製品

本記事の適用対象: 15 製品

Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。