記事 ID: 000084136 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/03/27

RapidIO I/O 書き込みマスターからの応答パケットがドロップされるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

NWRITE_Rパケットへの応答パケットは、RapidIO® MegaCore® ファンクション内の I/O ライトマスターによって、トランスポート層で必要な応答パケットを伝送するための十分な帯域幅がない場合にドロップされる場合があります。

ラウンドロビン・アービトレーション・スキームを使用して、Avalon-ST パススルー・インターフェイス、Door、I/O スレーブ、I/O マスターおよびメンテナンス・ポート間のトランスポート層へのアクセスを許可します。 別のインターフェイス (I/O スレーブなど) がパケットを送信している場合、I/O マスターからの RESPONSE スキューション・レートはNWRITE_Rイングレス・レートより低くなることがあり、応答がドロップされます。NWRITE_Rへの応答がドロップされると、NWRITE_Rを送信したデバイスの論理 / トランスポート層エラー検出 CSR のPKT_RSP_TIMEOUTビットが表明されます。

解決方法

1) 未処理のNWRITE_Rトランザクションの数が 32 を超えないようにしてください。I/O マスターは、キューに最大 32 個の応答を格納できます。

2) ポート応答タイムアウト・コントロール CSR を使用してタイムアウトを適切な値に設定し、ドロップされた応答が迅速に検出されていることを確認します。タイムアウトが設定されていない場合、応答がドロップされると、 io_s_wr_waitrequest シグナルがデフォルトの 4.5 秒間インサーティブ状態を維持します。

3) システムの注文が不要な場合は、NWRITE を使用して、I/O 書き込みマスターからの応答の必要性を回避します。

関連製品

本記事の適用対象: 20 製品

Stratix® IV GX FPGA
Stratix® IV GT FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V GX FPGA
Cyclone® V GT FPGA
Cyclone® IV GX FPGA
インテル® Arria® 10 SX SoC FPGA
インテル® Arria® 10 GX FPGA
インテル® Arria® 10 GT FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Arria® II GZ FPGA
Arria® II GX FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。