記事 ID: 000084086 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/01/08

AN543: Lauterbach を使用したデバッグ・Nios II・ソフトウェアにおけるクロックおよびデータ信号に対するシリーズまたは並列終端および信号トレース長情報の推奨要件は何ですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 AN543: Lauterbach を使用したデバッグNios II・ソフトウェアに、クロック信号とデータ信号の直列終端または並列終端および信号トレース長情報の推奨要件に関する情報がありません。

解決方法 この問題を回避するには、プリプロセッサー上のすべての信号 (クロックおよび信号) で、Altera® VTREF/2 に対する Thevenin 終端を使用します。したがって、クロック上のシリーズ終端を削除 (0 抵抗を 0 抵抗に置き換える) すると、シグナル・インテグリティーが向上します。

それに加えて、信号トレース要件は PCB トレース特性に依存します。クロック信号に対するデータ信号のスキューを制限する必要があります。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。