記事 ID: 000084080 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/11/19

HardCopy デバイスに実装する際に、UniPHY を使用した DDR3 SDRAM コントローラーの「レポート DDR」タイミング・レポートのコアパスでホールドタイム違反が発生するのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 HardCopy® リビジョンでのみ UniPHY を使用した DDR3 SDRAM コントローラーの DDR タイミング・レポートのレポートでは、コアパスでホールドタイム違反が発生することがあります。この違反は pll_afi_clk c0 、(PLL のクロック出力) がグローバル・クロック・ネットワークに配置されていない場合に生じる可能性があります。グローバルクロックおよび地域クロックは、HardCopy IV デバイスファミリーのスキューがStratix® IV デバイスファミリーより大きくなります。
    解決方法 ホールド・タイミング違反を回避するには、 pll_afi_clk グローバル・クロック・ネットワークに接続します。

    関連記事

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。