記事 ID: 000083938 コンテンツタイプ: トラブルシューティング 最終改訂日: 2016/03/02

インテル® Arria® 10 fPLL が誤ったクロック周波数または位置違いのクロックを出力する理由

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II バージョン 15.0 の問題により、インテル® Arria® 10 fPLL は、次の状況でクロック周波数が正しくないか、または位置の異なるクロックを出力する可能性があります。

    ケース 1: 整数とフラクショナル・モード間のダイナミック・リコンフィグレーション後に、出力クロック周波数が正しくない場合があります。

    ケース 2: コアモードの fPLL に複数の出力がある場合、出力クロックがフェーズ内にない可能性があります。

     

     

    解決方法

    この問題は、インテル® Quartus® Prime ソフトウェア・バージョン 15.1.2 以降で修正されています。

    関連製品

    本記事の適用対象: 4 製品

    インテル® Arria® 10 GT FPGA
    インテル® Arria® 10 GX FPGA
    インテル® Arria® 10 SX SoC FPGA
    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。