記事 ID: 000083674 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/07/28

マスターブリッジのデータ損失をAvalonする SPI スレーブ

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 Quartus® II ソフトウェアの問題により、マスター・ブリッジ IP をAvalon® SPI スレーブは負荷の高いデータをドロップする可能性があります。
    解決方法

    この問題を回避するには、生成された合成 / サブモジュール / spiphyズラゼキュール.v ファイルを次のファイルに置き換えてください: spiphyズラゼキューレ.v

    この問題は、Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 37 製品

    Cyclone® V GT FPGA
    Cyclone® III FPGA
    Stratix® V GX FPGA
    Cyclone® IV GX FPGA
    Cyclone® II FPGA
    Cyclone® V GX FPGA
    Arria® V GZ FPGA
    Stratix® V GS FPGA
    Stratix® II GX FPGA
    Stratix® II FPGA
    Arria® V GX FPGA
    Stratix® V GT FPGA
    インテル® Arria® 10 GT FPGA
    Arria® V GT FPGA
    Stratix® IV GX FPGA
    Stratix® III FPGA
    Arria® II GX FPGA
    インテル® Arria® 10 GX FPGA
    Arria® II GZ FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    インテル® Arria® 10 SX SoC FPGA
    Stratix® FPGAs
    Stratix® GX FPGA
    Arria® GX FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    インテル® Stratix® 10 GX FPGA
    インテル® Stratix® 10 SX SoC FPGA
    Cyclone® IV E FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA
    インテル® Cyclone® FPGA
    Cyclone® III LS FPGA
    Stratix® IV E FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。