記事 ID: 000083582 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/12/03

40GbE MAC および PHY IP コアでは、Stratix IV デバイスデザインのコンパイル時にクリティカル警告が生成されます。

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    40GbE MAC および PHY IP コアのサンプルプロジェクトのコンパイル インテル® Quartus® II 12.0 リリース用のStratix IV デバイス・デザイン ソフトウェアは次のクリティカル警告を生成します。

    Critical Warning: Register-to-register paths between different clock domains is not recommended if one of the clocks is from GXB receiver channel.

    このエラーは、次のプロジェクトで生成されます。

    • quartus_synth\wrappers\alt_e40_phy\alt_e40_phy_siv.qpf
    • quartus_synth\example_design\alt_e40_adapter_top_siv\alt_e40_adapter_top_siv.qpf
    • quartus_synth\example_design\alt_e40_top_siv\alt_e40_top_siv.qpf

    クリティカル警告は、不適切に指定された警告が原因です。 次の .sdc ファイル内の false パス:

    • quartus_synth\wrappers\alt_e40_phy\alt_e40_phy_siv.sdc
    • quartus_synth\example_design\common\common_timing.sdc
    解決方法

    この問題は、インテル® Quartus® ソフトウェアの 12.1 リリースで修正されています。 IP コアにアクセスします。

    IP コアの 12.0 リリースでは、クリティカル警告 以下の .sdc ファイルに不適切に指定された false パスが原因です。

    • quartus_synth\wrappers\alt_e40_phy\alt_e40_phy_siv.sdc
    • quartus_synth\example_design\common\common_timing.sdc

    これらの .sdc ファイルには、次のコードブロックがあります。

    if {$::TimeQuestInfo(nameofexecutable) eq "quartus_fit"} { # ok } else { set_false_path -from [get_keepers {*lane_marker_lock*vlane_num[*]} ] }

    次のコードブロックに置き換える必要があります。

    set_false_path -from [get_keepers {*lane_marker_lock*vlane_num[*]} ]

    これにより、クリティカル警告が防止されます。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® IV FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。