記事 ID: 000083328 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/08/14

イコライゼーションを実行するビットを 1 に設定したリンクを再トレーニングすると、インテル® Arria® 10 Gen3 PCIe* ルートポートが Gen1 の速度にダウンする原因となるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Arria® 10 Cyclone® 10 PCI Express* のハード IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    イコライゼーション・ビットの実行 (Link Control 3 register 0x304 bit[0]) とリンクビットの再トレーニング (リンク制御およびステータスレジスター 0x90ビット[5]) を 1 に設定したインテル® Arria® 10 Gen3 PCIe* ルートポートリンクを再トレーニングすると、Gen3 リンクが Gen1 速度にダウンする可能性があります。Retrain Link ビットとは異なり、1 に設定してもイコライゼーション実行ビットは自動的にクリアされず、LTSSM は継続的にイコライゼーション状態に入りタイムアウトします。

    解決方法

    この問題を回避するには、タイムアウト (24ms) が発生する前にイコライゼーション・フェーズ 3 (ltssmstate: 0x1E) 中にイコライゼーション・ビットを 0 に実行 をクリアします。この問題は、インテル® Quartus® Prime ソフトウェアの今後のリリースでは修正されません。

    関連製品

    本記事の適用対象: 4 製品

    インテル® Arria® 10 FPGA & SoC FPGA
    インテル® Arria® 10 GX FPGA
    インテル® Arria® 10 GT FPGA
    インテル® Arria® 10 SX SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。