記事 ID: 000083299 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/07/06

Time2 タイミング・アナライザーでArria V およびArria V GT デザインのフェイル・ホールド時間要件

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • イーサネット
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    このエラッタはトリプルスピード・イーサネット MegaCore 機能に影響を与えます。

    Arria V および Arria V GT 24 チャネル・デザインを対象としたデザイン Time2 タイミング・アナライザーで LVDS I/O フェールホールド時間要件に対応。

    この問題は、Arria V および Arria を対象とするすべてのデザインに影響します。 LVDS I/O を備えた V GT 24 チャネル・デザイン。

    解決方法

    シードスイープを実行して、保持時間要件を満たします。これ この問題は今後のトリプルスピード・イーサネットのバージョンで修正される予定です。 MegaCore ファンクション

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。