記事 ID: 000083244 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

Arria V および Cyclone V を対象とした UniPHY コアでのコンパイルエラー

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Arria V または Cyclone をターゲットとする DDR2 および DDR3 インターフェイスの場合 [ハード外部メモリー・インターフェイスを有効にする] パラメーターが付いた V デバイス をオンにし 、[Configuration and Status Register を有効にする] を選択します。 インターフェイス ・パラメーターがオンになっていると、デザインのコンパイルに失敗する可能性があります 次のようなエラーが表示される場合:

    Error: Can't route signal "dut:inst|dut_0002:dut_inst|dut_p0:p0| dut_p0_acv_hard_memphy:umemphy|csr_afi_cal_success" to atom "dut:inst|dut_0002:dut_inst|dut_p0:p0|dut_p0_acv_hard_memphy: umemphy|dut_p0_phy_csr:phy_csr_inst|csr_register_0004[24]".

    この問題は、今後の DDR2 バージョンで修正される予定です。 UniPHY 搭載 DDR3 SDRAM コントローラー

    解決方法

    テキスト・エディターで RTL ファイルを開きます。 submodules/_p0_acv_hard_memphy.v

    上記のファイルで、次の行を変更します。

    assign csr_afi_cal_success = afi_cal_success;� assign csr_afi_cal_fail = afi_cal_fail;

    宛先

    assign csr_afi_cal_success = io_intaficalsuccess;� assign csr_afi_cal_fail = io_intaficalfail;

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。