詳細
ユーザーガイドでは、低レイテンシー 40Gbps および 100Gbps イーサネット MAC および PHY インテル® FPGA IP・テストベンチ・ファイルの以下のシミュレーション・パラメーターは説明されていません。 以下の定義を参照してください。
SYNOPT_FULL_SKEW - IEEE 仕様に従って完全なスキュー許容値をサポートします。テストベンチの例では、初期化時間を短縮するためにこの設定をオフにしています。
RST_CNTR - PMA リセット・プロセスのリセット遅延を制御します。初期化を高速化するために、シミュレーションで 6 に設定されています。合成の場合は、このパラメーターを無視し、デフォルト値を維持します。
CREATE_TX_SKEW - シミュレーションにおけるレーンツーレーン・スキュー。
重要なのは、これらのパラメーターを変更しないでください。そうでない場合、シミュレーションが失敗する可能性があります。これらのパラメーターは、今後の Quartus® II ソフトウェア・リリースでは削除される可能性があります。
解決方法
これらの定義は、ドキュメントに追加されるようにスケジュールされていません。