クリティカルな問題
PCIe の仕様によると、RootPort が電源管理の D ステート中にメモリー要求を送信すると、EndPoint はデータなしで完了を返す必要があります。インテル® Arria® 10 PCIe* ハード IP はデータなしで完了を受信できますが、Avalon-MM® TXS ブリッジは常にデータによる完了を期待します。Avalon-MM TXS ブリッジは、Avalon-MM TXS インターフェイスからメモリー読み取り要求を送信した後、データなしで完了をドロップします。
ユーザー アプリケーションがルート ポート モードで PCIe* インテル® Arria® 10 Avalon-MM® インターフェイスを使用する場合、接続されたエンドポイントは、常にメモリ読み取り要求を送信した後、データの完了を受信します。
PCIe* の仕様によると、RootPort が何らかの電源管理 D ステートの場合、メモリーの読み取り要求を受信した後、データなしで完了を送信する必要があります。ルートポート モードの PCIe* インテル® Arria® 10 Avalon-MM® インターフェイスはこの規則に違反しています。
この問題の回避策はありません。ユーザー アプリケーションとソフトウェアは、制限を認識し、このシナリオが発生しないようにする必要があります。
インテル® Arria® 10 Avalon-MM® インターフェイス for PCIe* をルートポート・モードで使用する場合、エンドポイントは、ルートポート・モードの PCIe* 用 インテル® Arria® 10 Avalon-MM® インターフェイスからのデータによる完了を常に受け取ります。
インテル® Arria® 10 ハード IP では電源管理 D ステートのサポートが限定されており、インテル® Quartus® Prime エディション・ソフトウェアの今後のリリースでは、この問題は解決されません。