記事 ID: 000082927 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

インテル® Quartus® II ソフトウェア・バージョン 10.0 を使用する場合、ダイナミック・リコンフィグレーションを使用して ATX または CMU PLL がStratix IV GX および GT デバイスで中央クロック分圧器を駆動するようにトランシーバー・チャネルを構成する際に、適切なデータレートが得られますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

いいえ、インテル® Quartus® II ソフトウェア・バージョン 10.0 を使用している場合、ダイナミック・リコンフィグレーションを使用して ATX または CMU PLL がStratix IV GX および GT デバイスで中央クロック分圧器を駆動するようにトランシーバー・チャネルをリッスンするように設定する場合、適切なデータレートが得られませんか?

以下の構成が影響を受けます。

  • ダイナミック・リコンフィグレーションを使用して ATX PLL を選択して再構成すると、レシーバーのデータレートが不正になります。
  • ダイナミック・リコンフィグレーションを使用して CMU PLL から ATX PLL に切り替えると、トランスミッターとレシーバーのデータレートが不正になります。

この問題を回避するには、以下のパッチをダウンロードしてください。

インテル® Quartus® 9.1-SP2

このパッチは、パッチ 2.17、2.76 および 2.35 と互換性がありません。

インテル® Quartus® 10.0

このパッチは、パッチ 0.02 および 0.15 と互換性がありません。

この問題は、今後のインテル® Quartus® II ソフトウェアで修正される予定です。

関連製品

本記事の適用対象: 2 製品

Stratix® IV GT FPGA
Stratix® IV GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。