記事 ID: 000082877 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/03/11

プラットフォーム・デザイナーで HPS で DDR3 UniPHY ベースのコントローラーをコンパイルする際にエラーが表示されるのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    プラットフォーム・デザイナーで、ハード・プロセッサー・システム (HPS) を搭載した DDR3 UniPHY ベースのコントローラーの 分析および合成 のコンパイル段階で、以下のエラーが表示される場合があります。

    エラー: 入力ポート DATAIN on atom "{hierarchy}.config_1"は、cyclonev_io_configプリミティブであり、合法的に接続および/ または構成されていません
    情報 (129003): 入力ポート DATAIN は定数信号で駆動されますが、コンパイラーはこの入力ポートを実際の信号に接続することを期待します。


    エラー: atom "{hierarchy}.config_1"の入力ポート ENA は、cyclonev_io_config プリミティブであり、合法的に接続および / または構成されていません
    情報 (129003): 入力ポート ENA は定数信号で駆動されますが、コンパイラーはこの入力ポートを実際の信号に接続することを期待しています


    エラー: 入力ポート UPDATE on atom "{hierarchy}.config_1"は、cyclonev_io_config プリミティブであり、合法的に接続および / または構成されていません
    情報 (129003): 入力ポート UPDATE は定数信号で駆動されますが、コンパイラーはこの入力ポートが実際の信号に接続されることを期待しています

    解決方法

    この問題は、コンパイル中に DDR3 コントローラーがオンザフライで生成される、プラットフォーム・デザイナーの遅延生成を使用する場合に発生します。デザインを適切にコンパイルする正しい方法は、以下のとおりです。

    1. プラットフォーム・デザイナー・システムを作成します。
    2. プラットフォーム・デザイナー・システムで、DDR3 コントローラー IP を 生成 します。
    3. 結果として得られた .qip ファイルを .qsys ファイルではなく、プロジェクト・ファイルに含めます。

    関連製品

    本記事の適用対象: 6 製品

    Cyclone® V SX SoC FPGA
    Cyclone® V GX FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Cyclone® V SE SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。