記事 ID: 000082826 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/05/29

低レイテンシー・イーサネット 10G MAC の動的な 1G/2.5G/10G と 1588 モードのデザイン例では、10 ES1 デバイスでタイミングが失敗するインテル® Stratix®どうしてですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 低レイテンシー・イーサネット 10G MAC インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime ソフトウェア・バージョン 18.0 の問題により、低レイテンシー・イーサネット 10G MAC の動的な 1G/2.5G/10G と 1588 モードのデザイン例では、タイミング・クロージャーが失敗する可能性があります。

     

     

    解決方法

    デザイン・スペース・エクスプローラー II を起動し、シードスイープを実行して、Stratix® 10 FPGAタイミングモデルがまだエンジニアリング特性評価中の予備段階にあり、フィッター配置の最高の品質を取得します。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。