記事 ID: 000082611 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

トランシーバー・オンチップ終端キャリブレーション・プロセスは、Stratix IV GX/T デバイスおよびArria II GX/Z デバイスに要しますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

トランシーバー・オンチップ終端キャリブレーション・プロセスは、IV GX/T およびArria® II GX/Z デバイス上のcal_blk_powerdown信号のStratix®解除から 33,000 cal_blk_clk サイクルを要します。

この期間は、1 つまたは複数のトランシーバー・ブロックを制御するキャリブレーション・ブロックに適用されます。

関連製品

本記事の適用対象: 4 製品

Arria® II GZ FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。