記事 ID: 000082535 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

複数のメッセージ・イネーブルが設定されている場合、インテル® Arria® 10 PCIe* MSI 機能構造のメッセージ・データ割り当てベクトル (0x05c) が書き込み可能でないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Arria® 10 Cyclone® 10 PCI Express* のハード IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    PCIe* コンフィグレーション・スペース MSI 機能構造のすべてのビットのメッセージデータフィールドは、ソフトウェアによって常に読み書き可能である必要があります。CRA インターフェイスから Message Data フィールドに書き込まれる値は、CRA インターフェイスから後で読み出される値と同じでなければなりません。

    複数のメッセージ有効を有効にすると、ユーザー割り込みから割り当てられたベクトルビットを使用して MSI パケットが形成され、データフィールドの MSB は、コンフィグレーション・スペース MSI 機能構造の Message Data フィールドから送信されます。

    インテル® Arria® 10 PCIe* の問題により、複数のメッセージ・イネーブル・ビットが設定されている場合、メッセージ・データ割り当てベクトル・ビットは書き込み不能になります。

    例えば、複数のメッセージ・イネーブルを 010 に設定すると、32'hFFFFFFFF はコンフィグレーション・スペースに書き込まれます。メッセージ・データ・フィールドとユーザー割り込み入力はすべて 0 となり、ソフトウェアは 32'hFFFFFC のみを読み取ることができます。

    これは、インテル® Arria® 10 PCIe* IP によって生成された MSI パケットがまだ正しいため、軽微なバグです。

    解決方法

    この問題の回避策はありません。ユーザー・アプリケーションとソフトウェアは制限に注意し、複数のメッセージ・イネーブルが設定されている場合、メッセージ・データに割り当てられたベクトル・ビットはソフトウェアによって書き込み可能でないため注意してください。

    この問題は、インテル® Quartus® Prime ソフトウェアの今後のリリースでは修正されません。

    関連製品

    本記事の適用対象: 4 製品

    インテル® Arria® 10 FPGA & SoC FPGA
    インテル® Arria® 10 GX FPGA
    インテル® Arria® 10 GT FPGA
    インテル® Arria® 10 SX SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。