記事 ID: 000082529 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

ビデオ・タイミング・ジオメトリーに一貫性がない場合に、インテル® HDMI* IP RX vid_lock信号がディアサートされるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • HDMI* インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® HDMI* IP の問題により、ビデオ・タイミング・ジオメトリーに一貫性がない場合、信号 RX vid_lock がアサーしない場合があります。

    HDMI RX IP は、フレーム間で一貫した HSYNC 幅、VSYNC 幅、Htotal、Hactive、Vtotal、および Vactive パラメーターをチェックして、安定したビデオを確認し 、vid_lockを表明します。

    これらのビデオ・パラメーターがフレーム間で矛盾している場合、vid_lockはディアサーティッドされ、vid_hsync、vid_vsync、およびvid_de vid_dataは無効です。

    解決方法

    この問題は、インテル® Quartus® Prime ソフトウェアのバージョン 17.1 で修正されています。

    関連製品

    本記事の適用対象: 3 製品

    インテル® Arria® 10 FPGA & SoC FPGA
    Arria® V FPGA & SoC FPGA
    Stratix® V FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。