記事 ID: 000082520 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Qsys は、システムでインスタンス化されていないコンポーネントのトップレベル・インターフェイスにエクスポートしません。

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Qsys は次のAvalon Memory-Mapped (Avalon-MM) をサポートしていません。 フロー・コントロール・シグナル: dataavailable readyfordata , endofpacket , および flush .廃止された Memory-Mapped を使用するコンポーネントの場合 フロー制御、Qsys は生成中に警告を発行します。Altera向け JTAG UART および DMA コントローラー・コンポーネントAvalon、Qsys はメッセージを生成します 以下のような内容です。

    Warning: “No matching role found for jtag_uart_0:avalon_jtag_slave:dataavailable (dataavailable)” Warning: “No matching role found for dma_0:read_master:read_flush (flush)”

    解決方法

    Alteraコンポーネントに関するこれらのメッセージは無視しても安全です。 信号はデザイン動作に必要ないためです。世代が Qsys システムのカスタム・コンポーネントに対して同様のメッセージを生成 または IP ブロックを使用する場合は、カスタム・コンポーネントまたは IP ブロックの作成者に確認してください。 リストに記載されている信号が不要であることを確認します。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。