記事 ID: 000082512 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

インテル® Quartus® II ソフトウェア・バージョン 12.0 でエンベデッド・リセット・コントローラーを使用する際に、Stratix V 低レイテンシー PHY に既知の問題がありますか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    はい。Quartus® II ソフトウェア・バージョン 12.0 でエンベデッド・リセット・コントローラーを使用している場合、Stratix® V Low Latency PHY に既知のバグがあります。

    • ボンディングされたインターフェイス用に設定されている場合、各チャネルには独自のリセットがあります。
    • ノンボンド・インターフェイス用に設定すると、すべてのチャネルがリセットを共有します。

    正しい動作は次のようになります。

    • ボンディング・インターフェイス用に設定すると、すべてのチャネルがリセットを共有します。
    • ノンボンド・インターフェイス用に設定されている場合、各チャネルには独自のリセットがあります。
    解決方法 この問題を回避するには、Quartus® II ソフトウェア・バージョン 12.0SP1 にアップグレードしてください。

    関連製品

    本記事の適用対象: 2 製品

    Stratix® V GT FPGA
    Stratix® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。