記事 ID: 000082428 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/29

エラー (169026): ピンoct_rzqinは I/O バンク {bank} と互換性がありません。VCCIO 要件が 1.35V の I/O 標準 SSTL-135 を使用します。この要件は、VCCIO 2.5V を使用しているバンクの VCCIO 設定または他の出力または双方向ピンと互換性がありません。

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

このエラーは、UniPHY ベースのコントローラー IP を使用して DDR3L SDRAM インターフェイスを実装しようとしている場合に発生する可能性があります。DDR3L SDRAM インターフェイスは SSTL-1.35V I/O 規格を使用し、oct_rzq ピンには SSTL-1.35V I/O 規格も必要です。

エラー (169026): ピンoct_rzqinは I/O バンク {bank} と互換性がありません。VCCIO 要件が 1.35V の I/O 標準 SSTL-135 を使用します。 この要件は、VCCIO 2.5V を使用しているバンクの VCCIO 設定またはバンク内の他の出力または双方向ピンと互換性がありません。

解決方法

プロジェクトの QSF ファイルで手動で次の課題を作成します。

set_instance_assignment -name IO_STANDARD"SSTL-135" -to oct_rzqin

関連製品

本記事の適用対象: 4 製品

Stratix® V E FPGA
Stratix® V GX FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。