記事 ID: 000082228 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル® Arria® 10 および インテル Cyclone® 10 GX PCIe* ハード IP でメモリー書き込み完了 TLP がメモリーリード TLP を渡すことができないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Arria® 10 Cyclone® 10 PCI Express* のハード IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Arria® 10 および インテル Cyclone® 10 GX PCIe* ハード IP にはデザイン上の制限があり、メモリー読み取り TLP を格納するためのバイパス・バッファーがありません。 メモリー読み取り TLP を送信するクレジットがない場合、これらの TLP はキューに残り、メモリー書き込み完了 TLP は先頭のラインブロックになります。 インテル® Arria® 10 および インテル Cyclone® 10 GX PCIe* ハード IP では、ハード IP にはメモリー読み取り TLP をサイドに配置するバイパス・バッファーがないため、メモリー書き込み完了 TLP がメモリーリード TLP を渡すことができません。

    解決方法

    この問題の回避策はありません。 ユーザー・アプリケーションとソフトウェアは制限を認識し、このシナリオに注意する必要があります。

    この問題は、今後リリースされる IP ソフトウェアでは修正されません。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Cyclone® 10 GX FPGA
    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。