記事 ID: 000082008 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/11/17

Stratix® V デバイスのダイレクト・ライト・メソッドを使用して Rx CDR PLL ダイナミック・リコンフィグレーションを実装する場合、RTL シミュレーションとハードウェアの動作に違いはありますか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • PLL インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    はい。Stratix® V デバイスでダイレクト・ライト・メソッドを使用した Rx CDR PLL ダイナミック・リコンフィグレーションを実装すると、RTL シミュレーションとハードウェアの動作に違いが生じることがあります。

    解決方法

    RTL シミュレーションでは、ダイレクト書き込み法を使用して MIF ファイルに差分を書き込むことができます。ハードウェアの場合は、Rx CDR PLL MIF ファイル全体を書き込む必要があります。

    関連製品

    本記事の適用対象: 4 製品

    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V FPGA
    Stratix® V GS FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。