PLL がロックされていないときに PLL 出力クロックがデザインのレジスターを駆動しないようにするには、図 1 に示すようにクロック制御 (ALTCLKCTRL) ブロックの入力を PLL クロック出力に接続します。次に、ALTCLKCTRL ブロックの出力をレジスターに接続する必要があります。
PLL のロック信号を使用して、ALTCLKCTRL ブロックの出力を有効にします。ALTCLKCTRL ブロックからの出力クロックは、PLL がロックされている場合にのみ有効になります。
PLL がロックされていないときに PLL 出力クロックがデザインのレジスターを駆動しないようにするには、図 1 に示すようにクロック制御 (ALTCLKCTRL) ブロックの入力を PLL クロック出力に接続します。次に、ALTCLKCTRL ブロックの出力をレジスターに接続する必要があります。
PLL のロック信号を使用して、ALTCLKCTRL ブロックの出力を有効にします。ALTCLKCTRL ブロックからの出力クロックは、PLL がロックされている場合にのみ有効になります。
1
本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。
このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。