詳細
パッシブ・シリアル (PS) またはファースト・パッシブ・パラレル (FPP) コンフィグレーション・モードの最大コンフィグレーション時間仕様はありません。 そのため、PS または FPP コンフィグレーション中に DCLK を一時停止したり、タイムアウトによるコンフィグレーション・エラーを引き起こさずに DCLK の超低周波数を使用することが可能です。
環境
BUILT IN - ARTICLE INTRO SECOND COMPONENT
関連製品
本記事の適用対象: 29 製品
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® FPGAs
Arria® GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
インテル® Cyclone® FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA