記事 ID: 000081487 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

DDR3 mem_reset_n信号はユーザーがアクセス可能なレジスターで制御できますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 いいえ、mem_reset_n信号の状態を制御するためのユーザーアクセス可能なレジスターはありません。ユーザーは、コントローラーにglobal_reset_nまたはsoft_reset_n入力を表明することで、mem_reset_nを表明することができます。mem_reset_nがアクティブローとして表明された時間は、DDR3 コントローラーの制御下にあります。
解決方法

関連製品

本記事の適用対象: 20 製品

Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V E FPGA
Arria® V GX FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V GT FPGA
Arria® V GZ FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Arria® II GZ FPGA
Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。