記事 ID: 000081470 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

LVDS チャネルにおける PLL 共有の問題

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • イーサネット
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    LVDS I/O を備えた複数の PMA ブロックを含むデザインでは、 異なるトリプルスピード・イーサネット MegaCore 機能の LVDS チャネル 共通 PLL の共有に失敗しました。

    この問題は、Stratix II、Stratix を含むデザインに影響します。 II GX、Stratix III およびStratix IV E/GX デバイスファミリー。

    解決方法

    回避策はありません。この問題はトリプルスピードのバージョン 11.0 で修正されています。 イーサネット MegaCore ファンクション

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。