記事 ID: 000081404 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/29

Avalonデータバスは、どのようにして ECC インターフェイスを備えた DDR3 用外部 DDR3 バスにマッピングしますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

DDR3 UniPHY コントローラーの場合、Avalon データバスの幅は、コントローラーのAvalon-MM インターフェイス設定のレートによって異なります。オプションはハーフレートまたは四半期レートです。ハーフレート・コントローラーは、外部データバスの幅の 4 倍のAvalonデータ幅を備えています。クオーターレート・コントローラーは、外部データバスの 8 倍のAvalonデータ幅を備えています。

 

ECC が有効になっている場合、DDR3 UniPHY コントローラーは ECC コードワード用の外部データバスに 8 ビットを追加します。この ECC コードワードは、最も重要な 8 ビットの外部データバスを占有します。

 

例えば、ECC を使用して 64 ビット DDR3 クオーターレート・コントローラーを生成した場合、Avalon・データ・バスは 512 ビット幅になり、外部データバスは 72 ビット幅 (64 ビット・データ 8 ビット ECC コードワード) になります。各Avalon書き込みバースト 1 は、外部データバス上でバースト長 8 (BL8) を転送します。Avalonデータバスは、次のように外部データバスにマッピングされます。

 

外部データ 0 [71:0] = {ECC コードワード 0[7:0]、Avalonデータ[63:0]}

外部データ 1 [71:0] = {ECC コードワード 1[7:0]、Avalonデータ[127:64]

外部データ 2 [71:0] = {ECC コードワード 2[7:0]、Avalonデータ[191:128]

外部データ 3 [71:0] = {ECC コードワード 3[7:0]、Avalonデータ[255:192]

外部データ 4 [71:0] = {ECC コードワード 4[7:0]、Avalonデータ[319:256]

外部データ 5 [71:0] = {ECC コードワード 5[7:0]、Avalonデータ[383:320]

外部データ 6 [71:0] = {ECC コードワード 6[7:0]、Avalonデータ[447:384]

外部データ 7 [71:0] = {ECC コードワード 7[7:0]、Avalonデータ[511:448]

関連製品

本記事の適用対象: 8 製品

Stratix® IV GX FPGA
Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。