記事 ID: 000081295 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

RX リンクダウン中に低レイテンシー 40-100GbE IP コアがエラーのあるパケットをユーザー・インターフェイスに渡すのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Low Latency 40-100GbE IP コアのロジック実装の問題により、レーンがダウンしている場合、ユーザー・インターフェイスに誤ったパケットが送信されることがあります。

    これは、先頭の 8 ビットのヘッダー「FB」のみがプリアンブル比較のために見られているためです (また、64 ビットのヘッダー「FB5555555D5」とは限りません)、次の 56 ビットのヘッダーが正しいか不正かを示す有効な SOP 分割がトリガーされます。

    解決方法

    この問題は、インテル® Quartus® Prime 開発ソフトウェアのバージョン 16.0 から修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。