記事 ID: 000081272 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/10/29

CPL_ERR 信号がコンフィグレーション・スペース・レジスターの該当するエラー・ステータス・ビットを切り替えないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • Avalon-MM Arria® V PCI Express* のハード IP インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Arria® V および Cyclone® V デバイスの PCI Express® 用Altera®・ハード IP に問題があるため、 cpl_err 信号を切り替えてもエラー・ステータス・レジスターにエラーは記録されません。この問題は、すべての cpl_err[*] 信号に影響しますが、 cpl_err_func 信号には影響しません。

    解決方法

    アプリケーション層のロジックは、記載されている問題を回避するために、適切なエラーレジスタにLMI 書き込みを実行し、適切な TLP を作成する必要があります。PCI Express Base 3.0 仕様の 表 2-29 完了ステータス フィールドの値を参照してください。

    この問題は、今後の Quartus® II ソフトウェア・リリースで修正される予定はありません。

    関連製品

    本記事の適用対象: 7 製品

    Cyclone® V GT FPGA
    Arria® V GT FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Cyclone® V SE SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。