記事 ID: 000081113 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

DDR3 ハード・メモリー・コントローラー ODT が切り替えないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    DDR3 ハード・メモリー・コントローラーに問題があり、書き込みおよび読み取りアクセス時に ODT 信号 (mem_odt) が高い状態を維持します。

    解決方法

    回避策は次のとおりです。

    1. MegaWizard メモリーパラメーター タブで 、MR1 RttNom無効に設定し 、MR2 RttWrRZQ/4 に設定します (またはボードに最適な値はどれでも)
    2. IP の再生成
    3. 次の変更を加えて、mem_odt信号を永続的に高く設定します。*_p0_*_addr_cmd_pads.v ファイルを開き、ucmd_padのインスタンス化でデータ接続を変更します。

    差出人:

    .datain ({ phy_ddio_we_n、phy_ddio_cas_n、phy_ddio_ras_n、phy_ddio_odt、phy_ddio_cke、phy_ddio_cs_n})
     
    宛先:

    .datain({ phy_ddio_we_n、phy_ddio_cas_n、phy_ddio_ras_n、4\'b1111、phy_ddio_cke、phy_ddio_cs_n})

    デザインを再コンパイルし、mem_odtが常に高いスコープを使用して確認します。RttNom を無効にして RttWr を有効にすることで、メモリーデバイスの ODT がライトアクセス用にのみオンになっていることを確認します。

    この問題は、Quartus® II ソフトウェアの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    Cyclone® V E FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。