input a,b; output o1,o2; reg o2; assign o1 = a&b; always@(posedge clock) o2 = a&b;
このコードを 1 個の LE のみで実装するには、両方の出力が割り当ての右側に同じ式を持っている必要があります ( a&b
この場合など)。さらに、この実装のために Quartus® ソフトウェアの レジスタード・パッキング・オプション をオンにします。
ただし、デザインでキャリチェーンを使用している場合、この方法で LE の数を最小限に抑えることはできません。次のコードを参照してください。
input [3:0] a,b; output [3:0] outa,outb; reg outb; assign outa= a b; always@(posedge clock) outb = a b;
ここでは、デザインはキャリングチェーンを使用する必要があり、4 個ではなく 8 個の LE で実装されます。
インテル® Quartus® ソフトウェアの将来のバージョンでは、レジスター・パッキングとキャリチェーンを同じ LE に実装することが可能になる場合があります。