Stratix® II GX デバイス・ハンドブック: 既知の問題

問題132933: 第 2 巻、第 13 章。Stratix II およびStratix II GX デバイス、バージョン 4.5 のコンフィグレーション

表 13 ~ 22。Stratix II およびStratix II GX デバイスの専用コンフィグレーション・ピン。表に誤って「EPC2 デバイスを使用する場合、外部の 10-k プルアップ抵抗のみを使用してください」と n KIOSKUS およびCONF_DONEの説明に記載されています。これは EPC1 用であり、EPC2 用ではありません。表には「EPC1 デバイスを使用する場合、外部の 10-k プルアップ抵抗のみを使用してください」と n KIOSKUS およびCONF_DONEの説明に記載してください。

DPA 使用ガイドラインでは、各高速 PLL が 1 つのバンクで DPA モードで最大 25 個の連続行をドライブできることを示しています (リファレンス・クロック行は含まれません)。この制限は、2 つのチャネル間のスキューを最小限に抑えることを目的としています。Quartus® II ソフトウェア・バージョン 8.0 以降、この制限は削除されています。2 つのチャネル間のスキューを考慮するには (ボードレベルのスキューにも起因する場合があります)、レシーバー・データの配置を使用して複数のチャネル間でアライメントを確保します。

問題10003861、第 1 巻 第 4 章「DC & スイッチング特性」バージョン 4.5

表 4-1 は、絶対最大 DC 電圧 (Vi) が 4.6V であることを示しています。 これは 4.0V にする必要があります。 AC 電源への移行中は、表 4-2 に示すように、デューティサイクルで 4.0V を超える電圧が得られます。

解決された問題:

問題10001685、第 1 巻、第 4 章「DC およびスイッチング特性」バージョン 4.5

表 4-50 の Rd (ディファレンシャル・オン・チップ終端) 仕様では、VCCIO の条件が 3.3V で不正であることを示しています。 Rd トレランス仕様に適した VCCIO 電圧は 2.5V です。