記事 ID: 000080861 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

トリプルスピード・イーサネット・インテル® FPGA IPで ECC エラーフラグが誤って表明されたのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime ソフトウェア・バージョン 18.1 以前のバージョンで問題が発生したため、トリプルスピード・イーサネット ・インテル® FPGA IP コアのmac_eccstatus信号は、ECC 保護機能が有効になっている場合、訂正可能なエラーと訂正不能なエラーの両方に誤ってフラグを立ててください。

    解決方法

    この問題に対する回避策はありません。

    この問題は、インテル® Quartus® Prime 開発ソフトウェアバージョン 19.1 以降で修正されています。

    関連製品

    本記事の適用対象: 3 製品

    インテル® Arria® 10 FPGA & SoC FPGA
    Arria® V GZ FPGA
    Stratix® V FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。