CSR アドレス 0×05 および 0×06 コンテンツにはアクセスできません

ハイパフォーマンス・コントローラー II (HPC II) を使用するデザイン Enable Configuration and Status Register を使用したアーキテクチャー インターフェイス ・オプションをオンにして、CSR アドレスにアクセスできない 0×05 および 0×06 コンテンツ。

この問題は、高性能を使用するすべてのデザインに影響します。 有効構成を備えたコントローラー II アーキテクチャー および ステータス・レジスター・インターフェイス ・オプションがオンになっています。

デザインのシミュレーションに失敗し、ハードウェアでは動作しません。

CSR アドレス 0×005 および 0×006 のコンテンツにアクセスするには、 次の手順に従います。

1. _controller_phy.vファイル>名前を開きます。
2. インスタンス化>次のデバッグポートを検索 _phy します。

dbg_clk (クロック)

dbg_addr (住所)

dbg_cs (チップセレクト)

dbg_waitrequest (待機要求)

dbg_wr (書き込みリクエスト)

dbg_wr_data (データの書き込み)

dbg_rd (リードリクエスト)

dbg_dr_data (データの読み込み)

3. これらのポートを_example.vファイル<>エクスポートします。
4. Avalon-MM プロトコルを使用して CSR アドレス 0×005 にアクセスする およびデバッグポートを介した 0×006 コンテンツ。

この問題は修正されません。