記事 ID: 000080673 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

JESD204B インテル® FPGA IPが ILAS フェーズにあるときにcsr_cgs_bypass_sysrefレジスター・ビットを「0」にプログラミングすると、IP が CGS 状態に戻るのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • JESD204B インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションおよびプロ・エディションの既知の問題により、JESD204B インテル FPGA IPが ILAS フェーズにある場合 、csr_cgs_bypass_sysref レジスター・ビットを「0」にプログラミングすると、IP は CGS 状態に戻ります。これは、インテル Agilex®、インテル Stratix® 10、インテル Arria® 10、インテル Cyclone® 10 GX デバイスファミリーに影響を与えます。

    解決方法

    この問題を回避するには、JESD204B インテル FPGA IP が ILAS フェーズにあるときに、csr_cgs_bypass_sysrefレジスター・ビットのプログラミングを避けてください。この問題に対する修正は予定されていません。

    関連製品

    本記事の適用対象: 4 製品

    インテル® Cyclone® 10 GX FPGA
    インテル® Agilex™ FPGA & SoC FPGA
    インテル® Arria® 10 FPGA & SoC FPGA
    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。