記事 ID: 000080581 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

ハードウェアおよびソフトウェアのシミュレーション結果は、未処理信号のプリアダー・モードを使用する場合とは異なります。

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    このシミュレーションの問題は、Quartus® II ソフトウェアのバージョン 13.0 で見つかりましたが、バージョン 11.1 ~ 13.0 に影響を与えます。デジタル信号処理 (DSP) またはメディア・アクセス・コントロール (MAC) WYSIWYG をデザインに直接インスタンス化する場合、ハードウェアと ソフトウェアのシミュレーション結果は、未検証信号のプリアダー・モードを使用する場合は異なります。シミュレーション結果は、プリアダー減算とスレット・プリアダー入力を同時に使用する場合は異なります。ハードウェアでは、プリアダー入力が符号拡張されているので、すべて 乗算器への入力は符号付きとして扱われます。この問題は、Arria V および Cyclone V デバイスに適用されます。

    解決方法

    13.1 Quartus® II ソフトウェアのリリースには、このエラーが発生しないようにする合法性チェックが含まれています。以前のバージョンの回避策はありません。

    関連製品

    本記事の適用対象: 2 製品

    Cyclone® V FPGA & SoC FPGA
    Arria® V FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。