記事 ID: 000080439 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/09/09

シミュレーションで有効なデータではなく、altera_syncramが「X」を出力しているのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションソフトウェアの問題により、シミュレーション中に有効なデータではなく「X」の出力が表示される場合があります。この問題は、以下の条件に該当する場合に発生します。

    • RAM は、異なるリード / ライト・クロックで構成されています。
    • RAM はデュアル・ポート・モードで構成されています。
    • RAM は、read_during_write_mixed_portsを dont_care に設定して構成されています。
    • 書き込みアドレス (address_a) と読み取りアドレス (address_b) は、現在のクロックサイクルでトリガーされます。
    • 書き込みイネーブル信号 (wren_a) は、前のクロックサイクル (正のクロックエッジの間) でデアサートされていました。
    解決方法

    この問題を回避するには、正のクロックエッジ制御信号トリガーしないでください

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

     

     

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。