記事 ID: 000080276 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Stratix V GX デバイスの低レイテンシー PHY IP で Receiver Bitslip が機能しないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II 10.1 および 10.1 SP1 ソフトウェアでは、RX Bitslip オプションの誤った選択が可能です。 受信 Bitslip オプションは、Stratix® V GX デバイスの低レイテンシー PHY IP ではサポートされていません。このオプションは IP Megawizard™ フローでは選択できません。

この問題は今後インテル® Quartus® II ソフトウェアのバージョンで修正される予定です。

関連製品

本記事の適用対象: 1 製品

Stratix® V GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。