記事 ID: 000080203 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

PCI Express 向けArria 10 ハード IP CraWaitRequest_o CRA 内部コンフィグレーション・スペース・レジスターで deassert しないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 Avalon®-MM モードの PCI Express* のArria® 10 ハード IP の問題により®コントロール・レジスター・アクセス (CRA) waitreexpress 信号 (CraWaitRequest_o) 決して CRA コンフィグレーション・スペース・レジスターへのアクセスに対して deasserts (オフセット 0x3c00 - 0x3c6c)。
    解決方法

    altpciexpav128_cr_avalon.vファイルの 340 行目から常に次のブロックを変更して、太字の項目を機密リストに追加します。

    返品された読み取りデータを選択し、有効な読み込み
    常に @(addr_decode_reg または AdTrReadData_i または AdTrReadDataVld_i または
    A2PMbReadData_iまたはA2PMbReadDataVld_i、
    P2AMbReadData_iまたはP2AMbReadDataVld_i、
    RuptReadData_iまたはRuptReadDataVld_i、
    RpReadData_iまたはRpReadDataVld_i、
    RdBakReadData_iまたはRdBakReadDataVld_iまたはCfgReadDataVld_i)

    この問題は、Quartus® II ソフトウェアの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 16 製品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    インテル® Arria® 10 GT FPGA
    Arria® V GT FPGA
    インテル® Arria® 10 GX FPGA
    インテル® Arria® 10 SX SoC FPGA
    Cyclone® V SE SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。